ずんだもんと学ぶアナログ回路

ウェブ教科書

ずんだもんと学ぶアナログ回路

回路理論は学んだけれど、トランジスタ回路は初めての学部生へ。動画の台本と画面から作った読みもの版です。

  • 四国めたん（解説）
  • ずんだもん（質問）

YouTube の再生リスト（公開済みの回）

各回の目次

  1. 第1回

    トランジスタのしくみ

    電子回路の単位がピンチのずんだもんと一緒に、トランジスタのしくみを基礎から見ていきます。

    1. 導入：単位がピンチなのだ
    2. 今のICのトランジスタ＝CMOS
    3. バイポーラとMOSFETの違い
    4. MOSFETの記号と3つの端子
    5. なぜ電流が流れる？ 断面で見るチャネル
    6. ID–VGS特性と2乗則
    7. IDの式の中身：μnCoxとW/L
    8. サブスレッショルド領域
    9. ID–VDS特性と線形領域
    10. ピンチオフ
    11. 飽和領域と電圧制御電流源
    12. まとめ：3つの動作領域
    13. PMOSとCMOSインバータ
    14. 次回予告
  2. 第2回

    チャネル長変調・出力抵抗と基板バイアス効果

    実験レポートの特性グラフが、飽和領域なのに少し右上がり……その正体を探ります。

    1. 導入：実験レポートのグラフが右上がり？
    2. 傾きを測ってみる
    3. 原因：ピンチオフ点が動く
    4. 式で表す：ID ≈ ½KVov²(1+λVDS)
    5. 出力抵抗 ro と等価回路
    6. アーリー電圧 VA
    7. チャネル長 L とλ
    8. なぜ ro が大事か：固有利得 gm·ro
    9. 基板バイアス効果
    10. まとめ
  3. 第3回

    gmとソース接地増幅回路

    MOSFETで信号を増幅するカギは、相互コンダクタンス gm と小信号モデル。

    1. 導入：入力を大きくしたら波がゆがんだ
    2. バイアス点と小信号（大文字・小文字の表記）
    3. なぜ大信号と小信号の2段階で解くのか
    4. gm の定義：接線の傾き
    5. 飽和領域での gm = K·Vov=2·ID/Vov
    6. 数値例と小信号とみなせる条件
    7. NMOS の小信号等価回路（4つの手順）
    8. 固有利得 gm·ro
    9. ソース接地増幅回路：負荷線と入出力特性
    10. 小信号回路への変形と Av = −gm(RD∥ro)
    11. 出力の振れ幅の限界
    12. 2つの解析でわかること
    13. 小信号回路を速く解くコツ：Rin・Rout・Gm
    14. 周波数特性と SPICE の AC 解析
    15. まとめ
  4. 第4回

    カレントミラーと能動負荷

    設計課題で、RDを大きくしたら増幅しなくなった……その理由と解決策を見ていきます。

    1. 導入：RDを大きくしたら増幅しない？
    2. 振り返り：RDを大きくすると
    3. 電流源を負荷にしたい
    4. ダイオード接続で電流源を作る
    5. カレントミラー
    6. roによる誤差と飽和の条件
    7. PMOSをくわしく
    8. 能動負荷のソース接地増幅回路
    9. 小信号回路図への変形と Av
    10. 固有利得との関係と数値例
    11. 動作点の決め方
    12. まとめ
  5. 第5回

    ソースフォロワとゲート接地：3つの基本増幅回路

    増幅回路に負荷をつないだら利得が激減……その対策として、ソースフォロワとゲート接地を見ていきます。

    1. 導入：負荷をつないだら利得が激減？
    2. 3通りのつなぎ方
    3. ソースフォロワ：大信号特性
    4. ソースフォロワ：小信号と利得（基板バイアス効果）
    5. ソースフォロワの出力抵抗
    6. バッファとしての役割
    7. ゲート接地
    8. 3つの基本増幅回路の比較
    9. まとめ
  6. 第6回

    カスコード：出力抵抗を大きくする

    電源電圧はそのままで、もっと利得を上げたい……そこで登場するのがカスコードです。

    1. 導入：電源1.8 Vのまま利得を上げたい
    2. 振り返り：固有利得の限界
    3. カスコードの構成
    4. なぜ出力抵抗が上がるのか
    5. 小信号回路で出力抵抗を求める
    6. VDS–ID特性で比べる
    7. カスコードカレントミラー
    8. カスコード増幅回路
    9. 代償：ヘッドルーム
    10. まとめ
  7. 第7回

    差動対

    マイクのノイズが消えない……2つの入力の「差」だけを増幅する差動対で解決できるのか見ていきます。

    1. 導入：マイクのノイズが消えない
    2. なぜ差動か
    3. 差動対の回路
    4. 大信号特性
    5. 差動信号と同相信号
    6. 差動の半回路と差動利得
    7. 同相の半回路と同相利得
    8. CMRR
    9. 能動負荷の差動対
    10. まとめ
  8. 第8回

    オペアンプ入門：2つのルールで増幅回路と積分回路を解く

    オペアンプは「差を大きく増幅する部品」。2つのルールでフォロワ・反転・非反転・積分回路を解き、CMOSで組んだ中身の限界が増幅にどう効くかを見ます。

    1. 導入：オペアンプで10倍の増幅回路を作れ
    2. オペアンプとは：入力の差を大きく増幅する
    3. 負帰還と仮想短絡：2つのルール
    4. フォロワと非反転増幅回路
    5. 反転増幅回路と積分回路
    6. CMOSで作ると：差動対1段から2段へ
    7. 帯域・出力範囲・オフセットの限界
    8. まとめ：オペアンプの使い方と中身
  9. 第9回

    雑音の基礎：小さな信号は何に埋もれる？

    小さなセンサ信号が雑音に埋もれる……熱雑音、RMS、帯域、入力換算雑音を通して、信号と雑音の関係を学びます。

    1. 導入：小さな信号が揺らぎに埋もれる
    2. 外来の妨害と部品自身の雑音
    3. 平均とRMS
    4. PSD・熱雑音・密度の平方根
    5. 帯域内の雑音を計算する
    6. 等価雑音帯域
    7. 独立な雑音と二乗和
    8. MOSFETの熱雑音と1/f雑音
    9. 入力換算雑音とSNR
    10. まとめ
  10. 第10回

    周波数特性①：MOSFETの容量とミラー効果

    周波数を上げると利得が下がるのはなぜ？ MOSFETの容量、小信号モデル、ミラー効果から帯域の決まり方を見ていきます。

    1. 導入：周波数を上げると利得が下がる
    2. 振り返り：第3回で省略した容量
    3. MOSFETの容量：Cgs・Cgd・Cdb
    4. 小信号モデルに容量を足す
    5. 容量とインピーダンス・RCローパス
    6. ソース接地回路の帯域
    7. ミラー効果
    8. 遷移周波数fT
    9. まとめ
  11. 第11回

    周波数特性②：極・零点と多段回路

    回路図を見るだけで、ボード線図が描ける？ ノードごとの抵抗と容量から極と零点を読み、2段のオペアンプが帰還で発振する理由と、補償容量で直せることまでを見ていきます。

    1. 導入：2段にしたら発振した
    2. 振り返り（第10回）
    3. 極とは：伝達関数とs平面
    4. ボード線図で極と零点を読む
    5. 回路図から極を読む
    6. 手で描く：極・零点を足していく（右半平面零点）
    7. 主極と時定数の和
    8. 極の分離（ポールスプリット）
    9. 能動負荷の帯域
    10. 2段アンプの極
    11. 帰還をかけると、なぜ発振するのか（入口）
    12. まとめ
  12. 第12回

    設計：SKY130で2段CMOSオペアンプを作る

    公開PDKのSKY130と回路シミュレータngspiceで、2段CMOSオペアンプを設計します。長さL・電流・ミラー比・W/Lを順に決め、補償容量Ccで位相余裕を確保するまでを一緒にたどります。

    1. 導入：自分でオペアンプを設計したい
    2. 全体像：2段構成・パラメータ地図・設計の順序
    3. 仕様：何をどれだけ満たすか
    4. 道具：SKY130 PDKとngspice
    5. デバイス：説明用モデルと実プロセスの違い
    6. ステップ1：利得から長さLを決める
    7. ステップ2：電流の予算を割り振る
    8. ステップ3：ミラー比を決める・Lで比を作る罠
    9. ステップ4：二乗則でW/Lを決める
    10. ステップ5：検証と調整・設計変更の履歴
    11. ステップ6：Ccなしの応答を確かめる
    12. ステップ7：Ccで極を分離しUGFを合わせる
    13. ステップ8：gm6を上げて位相余裕を確保（R4）
    14. 最終結果：ボード線図・動作点・時間応答・入出力範囲
    15. 手計算とngspiceのずれを読む
    16. 仕様を変えるときの調整と未評価の項目
    17. まとめ：設計の流れとチェックリスト
    18. 予告：第13回は帰還の基礎・第14回は補償設計

余談

本編の合間に読める、半導体まわりの話題です。本編を読み終えていなくても読めます。

  1. 余談 #1

    FinFETからGAAへ：2 nmの中で何が変わった？

    「ずんだもんと学ぶアナログ回路」余談 #1。

    1. 余談：トランジスタはなぜ立体になった？
    2. プレーナー型と短チャネル効果・DIBL
    3. FinFET：上と左右の3面から制御（Intelが最初に量産）
    4. GAA：ナノシートの全周を囲む
    5. 各社のGAA導入の歩み（Samsung・TSMC・Intel）
    6. 全体像：プロセスロードマップ（年と世代名）
    7. 2 nmはどこの長さ？ 2026年10月の最先端
    8. ラピダス：試作と量産目標の違い
    9. iPhone・Macのチップの歩み（年表）
    10. CFET：NMOSとPMOSを上下に積む
    11. 裏面給電：信号と電源の配線を分ける
    12. アナログ回路に適したプロセスとは？
    13. アナログと先端デジタル：チップレットで使い分ける
    14. 2.5Dと3D、ハイブリッドボンディング
    15. まとめ：構造と配線の進化を分けて読む
  2. 余談 #2

    AI半導体なのにメモリ会社が大儲け？ メモリウォールとHBM

    「マイクロンやサムスンが好業績！株を買って大儲けなのだ！」

    1. AI半導体なのにメモリ会社が好業績？
    2. Micron・Samsungの決算を読む
    3. メモリウォールとは何か
    4. メモリが遅いと何が起こる？
    5. Rooflineモデルと計算律速
    6. HBMのしくみと広い帯域
    7. 2.5Dと3D、放熱とコスト
    8. HBFはHBMと何が違う？
    9. 巨大なKVキャッシュとHBFの遅延
    10. セルを積む3D DRAM研究
    11. データ移動を減らす方法
    12. Taalasのモデル特化チップ
    13. まとめ：計算とデータ供給