第6回

カスコード：出力抵抗を大きくする

アナログ回路入門シリーズ第6回です。電源電圧はそのままで、もっと利得を上げたい……そこで登場するのがカスコードです。

ソース接地の上にゲート接地を積むと、なぜ出力抵抗が大きくなるのか（シールド効果）を大信号の数値で確かめ、テスト電源を当てた小信号回路から R_out ≈ (g_m+g_mb)r_o2·r_o1 を導きます。カスコードカレントミラー、カスコード増幅回路、そして代償としての電圧の余裕（ヘッドルーム）まで扱います。

YouTube で見る（7:38）

四国めたん（解説）
ずんだもん（質問）

1導入：電源1.8 Vのまま利得を上げたい

ずんだもん

設計課題がまたピンチなのだ！電源1.8 Vのままで、もっと利得を上げたいのだ。

動画の画面（「設計課題がまたピンチなのだ！電源1.8Vのままで、もっと利得を上げたいのだ。」の場面） — 図 1

四国めたん

今日はカスコード。トランジスタを縦に積んで、出力抵抗を大きくしましょう。

動画の画面（「今日はカスコード。トランジスタを縦に積んで、出力抵抗を大きくしましょう。」の場面） — 図 2

ずんだもん

よろしくなのだ！今度こそ課題を解くのだ！

動画の画面（「よろしくなのだ！今度こそ課題を解くのだ！」の場面） — 図 3

2振り返り：固有利得の限界

四国めたん

振り返りましょう。第4回の能動負荷の利得は、A_v＝−g_m1(r_o1∥r_o2)だったわね。

四国めたん：利得は、g_mと出力抵抗のかけ算。数値は約−35で、固有利得g_m·r_o（約70）の半分だったわ。

動画の画面（「利得は、gmと出力抵抗のかけ算。数値は約−35で、固有利得gm·ro（約70）の半分だったわ。」の場面） — 図 4

四国めたん

今日は、回路の工夫で出力抵抗を上げましょう。カギは前回のゲート接地よ。

動画の画面（「今日は、回路の工夫で出力抵抗を上げましょう。カギは前回のゲート接地よ。」の場面） — 図 5

四国めたん

ソースから見た抵抗は約1/g_m、ドレインから見た抵抗は大きい。これを使うの。

動画の画面（「ソースから見た抵抗は約1/gm、ドレインから見た抵抗は大きい。これを使うの。」の場面） — 図 6

3カスコードの構成

四国めたん

ソース接地のM₁の上に、ゲート接地のM₂を縦に積むの。これがカスコードよ。

四国めたん：M₂のゲートは、一定の電圧V_bに固定。間のノードをXと呼ぶわ。

動画の画面（「M2のゲートは、一定の電圧Vbに固定。間のノードをXと呼ぶわ。」の場面） — 図 7

四国めたん

直列だから電流は同じ。M₁が入力を電流に変えて、M₂がそれを上へ渡すの。

動画の画面（「直列だから電流は同じ。M1が入力を電流に変えて、M2がそれを上へ渡すの。」の場面） — 図 8

四国めたん

前回、ゲート接地は電流で入る信号を受け取るのが得意だと言ったわね。それがここで役に立つのよ。

動画の画面（「前回、ゲート接地は電流で入る信号を受け取るのが得意だと言ったわね。それがここで役に立つのよ。」の場面） — 図 9

四国めたん

V_DD=1.8 V。M₁のゲートは第4回のミラーと同じ約0.70 V、V_b=1.25 Vとするわ。

四国めたん：M₂の基板はグラウンドで、ソースはX。基板バイアス効果も入れて解くわ。

動画の画面（「M2の基板はグラウンドで、ソースはX。基板バイアス効果も入れて解くわ。」の場面） — 図 10

4なぜ出力抵抗が上がるのか

ずんだもん質問

どうして、積むだけで出力抵抗が大きくなるのだ？

動画の画面（「どうして、積むだけで出力抵抗が大きくなるのだ？」の場面） — 図 11

四国めたん

Xの電圧V_Xに注目しましょう。M₁のV_DSは、V_Xそのものよ。

動画の画面（「Xの電圧VXに注目しましょう。M1のVDSは、VXそのものよ。」の場面） — 図 12

四国めたん

出力を1.0 Vから1.5 Vに上げても、V_Xは約0.45 Vから約6 mVしか動かないの。

ずんだもん

M₁から見ると、V_DSがほとんど変わらないのだ！

四国めたん

だからM₁の電流も、ほとんど変わらない。M₂が、M₁をシールドしているのよ。

動画の画面（「だからM1の電流も、ほとんど変わらない。M2が、M1をシールドしているのよ。」の場面） — 図 13

ずんだもん質問

でも、M₂のV_DSは大きく変わるのだ。M₂の電流は増えないのだ？

動画の画面（「でも、M2のVDSは大きく変わるのだ。M2の電流は増えないのだ？」の場面） — 図 14

四国めたん

V_Xが少し上がるだけで、M₂のV_GS=V_b−V_Xが減って、増えた分を打ち消せるの。

動画の画面（「VXが少し上がるだけで、M2のVGS＝Vb−VXが減って、増えた分を打ち消せるの。」の場面） — 図 15

四国めたん

出力を1.0 Vから1.5 Vに上げたときの電流の増え方は、M₁だけの単体（ゲート0.70 V）なら約4.5%、カスコードでは約0.07%よ。

動画の画面（「出力を1.0Vから1.5Vに上げたときの電流の増え方は、M1だけの単体（ゲート0.70V）なら約4.5%、カスコードでは約0.07%よ。」の場面） — 図 16

5小信号回路で出力抵抗を求める

四国めたん

出力抵抗を式で求めましょう。出力にテスト電源v_tをつなぐの。

動画の画面（「出力抵抗を式で求めましょう。出力にテスト電源vtをつなぐの。」の場面） — 図 17

四国めたん

流れ込む電流をitとするわ。入力の小信号は0、V_bも小信号ではグラウンドね。

動画の画面（「流れ込む電流をitとするわ。入力の小信号は0、Vbも小信号ではグラウンドね。」の場面） — 図 18

四国めたん

M₁はv_gs1=0なので、電流源が消えて、r_o1だけが残るわ。

動画の画面（「M1はvgs1＝0なので、電流源が消えて、ro1だけが残るわ。」の場面） — 図 19

四国めたん

itはM₂を通って、すべてr_o1に流れる。だから、v_x=i_t·r_o1ね。

動画の画面（「itはM2を通って、すべてro1に流れる。だから、vx＝it·ro1ね。」の場面） — 図 20

四国めたん

M₂のゲートと基板はグラウンド。だから、v_gs2もv_bs2も−v_xになるの。

動画の画面（「M2のゲートと基板はグラウンド。だから、vgs2もvbs2も−vxになるの。」の場面） — 図 21

四国めたん

するとM₂の電流源g_m2·v_gs2+g_mb2·v_bs2は、−(g_m2+g_mb2)v_x。つまり上向きに(g_m2+g_mb2)v_xを流そうとするわ。

ずんだもん

上向きなのだ？itは下向きに流れているのだ。

四国めたん

そう。だからr_o2には、itに加えて、電流源の分も下向きに流れるの。

動画の画面（「そう。だからro2には、itに加えて、電流源の分も下向きに流れるの。」の場面） — 図 22

四国めたん

v_t=v_x+r_o2[i_t＋(g_m2+g_mb2)v_x]に、v_x=i_t·r_o1を入れると、R_out=v_t/i_t=r_o1+r_o2＋(g_m2+g_mb2)r_o2·r_o1よ。

動画の画面（「vt＝vx＋ro2[it＋(gm2＋gmb2)vx]に、vx＝it·ro1を入れると、Rout＝vt/it＝ro1＋ro2＋(gm2＋gmb2)ro2·ro1よ。」の場面） — 図 23

四国めたん

最後の項がずっと大きいから、R_out≈(g_m2+g_mb2)r_o2·r_o1ね。

四国めたん：基板を無視すれば、r_o1が、固有利得g_m2·r_o2（約70）倍になった形よ。

動画の画面（「基板を無視すれば、ro1が、固有利得gm2·ro2（約70）倍になった形よ。」の場面） — 図 24

ずんだもん

ソースに何がつながるかで、こんなに変わるのだ！

動画の画面（「ソースに何がつながるかで、こんなに変わるのだ！」の場面） — 図 25

四国めたん

ええ。前回はソースが接地だったけれど、今回はM₂のソースにr_o1がつながっているの。

四国めたん：V_OUT=1.2 Vで、R_outは約7.1MΩ。単体のMOSFETのr_o、約107 kΩの約66倍よ。

動画の画面（「VOUT＝1.2Vで、Routは約7.1MΩ。単体のMOSFETのro、約107kΩの約66倍よ。」の場面） — 図 26

6V_DS–I_D特性で比べる

四国めたん

出力の電圧V_OUTを横軸にして、単体とカスコードの電流を比べましょう。

動画の画面（「出力の電圧VOUTを横軸にして、単体とカスコードの電流を比べましょう。」の場面） — 図 27

ずんだもん

カスコードのほうが、ずっと平らなのだ！

四国めたん

傾きの逆数がR_out。グラフの傾きから求めても約7.1MΩで、式と合うわ。

ずんだもん質問

でも、カスコードの電流は、少し小さいのだ？

四国めたん

M₁のV_DSが、V_X（約0.45 V）で止まるからよ。単体の曲線でV_DS=0.45 Vのときと同じ電流ね。

四国めたん：それに、平らになり始めるのも、単体の約0.3 Vより右の、約0.75 Vなの。これは後で効いてくるわ。

7カスコードカレントミラー

ずんだもん質問

第4回のカレントミラーの誤差も、これで小さくできるのだ？

四国めたん

ええ。第4回のミラーは、出力のV_DSが1.5 Vだと、電流が約7%多かったわね。

動画の画面（「ええ。第4回のミラーは、出力のVDSが1.5Vだと、電流が約7%多かったわね。」の場面） — 図 28

四国めたん

入力側にもダイオード接続を2段積み、上のゲートをV_bにするの。すると出力側のV_Xが入力側の下のV_GSとほぼ同じになり、下の2つのV_DSがそろうのよ。

動画の画面（「入力側にもダイオード接続を2段積み、上のゲートをVbにするの。すると出力側のVXが入力側の下のVGSとほぼ同じになり、下の2つのVDSがそろうのよ。」の場面） — 図 29

四国めたん

素子がそろったこのモデルでは、出力が1.5 Vでも、誤差は0.01%未満よ。

四国めたん：これを、カスコードカレントミラーと呼ぶわ。

動画の画面（「これを、カスコードカレントミラーと呼ぶわ。」の場面） — 図 30

四国めたん

ただし、上のゲート電圧V_bは2段分のV_GSで約1.55 V。出力が約1.0 V以上でないと、平らにならないの。

8カスコード増幅回路

四国めたん

増幅回路にも使いましょう。第4回の能動負荷を、上下ともカスコードにするの。

四国めたん：下はNMOSのM₁とM₂、上はPMOSのM₃とM₄。入力はM₁のゲートよ。

動画の画面（「下はNMOSのM1とM2、上はPMOSのM3とM4。入力はM1のゲートよ。」の場面） — 図 31

四国めたん

PMOSはW/Lを2倍にして、V_ovをNMOSと同じ約0.3 Vにそろえたわ。

四国めたん：PMOSの基板は、それぞれのソースにつなぐわ。だから基板バイアス効果は出ないの。

動画の画面（「PMOSの基板は、それぞれのソースにつなぐわ。だから基板バイアス効果は出ないの。」の場面） — 図 32

四国めたん

利得は、−g_m1×出力抵抗。出力抵抗は、下と上のカスコードの並列ね。

動画の画面（「利得は、−gm1×出力抵抗。出力抵抗は、下と上のカスコードの並列ね。」の場面） — 図 33

四国めたん

g_mやr_oがそろい、基板効果を省くと、どちらも約g_m·r_o·r_o。並列で半分ね。

四国めたん：だから、A_v≈−(g_m·r_o)²/2になるわ。

動画の画面（「だから、Av≈−(gm·ro)²/2になるわ。」の場面） — 図 34

ずんだもん質問

固有利得の2乗なのだ！g_m·r_o≈70なら、約2500倍なのだ？

動画の画面（「固有利得の2乗なのだ！gm·ro≈70なら、約2500倍なのだ？」の場面） — 図 35

四国めたん

動作点のごく近くで計算すると、約−1400。グラフの傾きとも合うわ。

動画の画面（「動作点のごく近くで計算すると、約−1400。グラフの傾きとも合うわ。」の場面） — 図 36

四国めたん

目安より小さいのは、各V_DSが小さくてr_oが下がるから。あとで電圧の余裕と一緒に見るわ。

動画の画面（「目安より小さいのは、各VDSが小さくてroが下がるから。あとで電圧の余裕と一緒に見るわ。」の場面） — 図 37

ずんだもん

第4回の約−35の、約40倍なのだ！トランジスタを2つ足しただけなのだ。

動画の画面（「第4回の約−35の、約40倍なのだ！トランジスタを2つ足しただけなのだ。」の場面） — 図 38

9代償：ヘッドルーム

四国めたん

でも、良いことばかりではないの。代償は、電圧の余裕、ヘッドルームよ。

四国めたん：飽和には、NMOSのV_DS、PMOSのV_SDが、それぞれV_ov以上必要。4つで約1.2 Vよ。

動画の画面（「飽和には、NMOSのVDS、PMOSのVSDが、それぞれVov以上必要。4つで約1.2Vよ。」の場面） — 図 39

ずんだもん

電源は1.8 Vだから、出力が動ける余裕は、約0.6 Vしかないのだ！

四国めたん

今回のバイアスではM₁とM₄にも余裕を残したぶん、全部が飽和を保つ出力は約0.76〜1.05 Vだけ（下はM₂、上はM₃の飽和の境目）。

動画の画面（「今回のバイアスではM1とM4にも余裕を残したぶん、全部が飽和を保つ出力は約0.76〜1.05Vだけ（下はM2、上はM3の飽和の境目）。」の場面） — 図 40

四国めたん

第4回の回路は約0.32〜1.37 Vで、幅は約1 V。それが約0.3 Vに減ったの。

四国めたん：利得が約1400もあるから、入力で見るとその幅は約0.34 mVしかないの。入力の直流も精密に決める必要があるわ。

動画の画面（「利得が約1400もあるから、入力で見るとその幅は約0.34mVしかないの。入力の直流も精密に決める必要があるわ。」の場面） — 図 41

四国めたん

V_DSが小さいと、r_oも下がるの。目安の約2500に届かなかったのは、そのためよ。

動画の画面（「VDSが小さいと、roも下がるの。目安の約2500に届かなかったのは、そのためよ。」の場面） — 図 42

四国めたん

固有利得の小さい先端プロセスほど、電源電圧も低くて積みにくい。そこが悩みどころよ。

動画の画面（「固有利得の小さい先端プロセスほど、電源電圧も低くて積みにくい。そこが悩みどころよ。」の場面） — 図 43

10まとめ

四国めたん

まとめましょう。ソース接地の上にゲート接地を積むのが、カスコードよ。

四国めたん：M₂がM₁をシールドして、出力抵抗は約g_m·r_o·r_oに大きくなるの。

動画の画面（「M2がM1をシールドして、出力抵抗は約gm·ro·roに大きくなるの。」の場面） — 図 44

ずんだもん

ミラーも増幅回路も良くなるけど、代わりに電圧の余裕が減るのだ！

ずんだもん：課題には、利得だけでなく、電圧の余裕も確かめて書くのだ！

動画の画面（「課題には、利得だけでなく、電圧の余裕も確かめて書くのだ！」の場面） — 図 45

四国めたん

次回は差動対。2つの入力の差だけを増幅する回路を見ていきましょう。

動画の画面（「次回は差動対。2つの入力の差だけを増幅する回路を見ていきましょう。」の場面） — 図 46

ずんだもん

最後まで読んでくれてありがとうなのだ！